Mémoire flash 3D à 96 couches | Toshiba, Western Digital
A l’instar de son partenaire technologique et de production Western Digital, Toshiba Memory annonce le développement d’un échantillon prototype de mémoire flash tridimensionnelle (3D) à 96 couches BiCS FLASH, dotée d’une structure empilée, avec une technologie à 3 bits par cellule (cellule triple niveau, Triple-Level-Cell, TLC). Le lancement d’échantillons du nouveau produit à 96 couches, un dispositif de 256 Gbits est prévu pour le deuxième semestre 2017 et la production de masse est ciblée pour 2018.
Cette puce mémoire répond aux exigences et aux spécifications en termes de performance du marché pour des applications, telles que le SSD d’entreprise et grand public, les smartphones, les tablettes et les cartes mémoire.
À l’avenir, Toshiba Memory compte appliquer sa nouvelle technologie de procédé à 96 couches aux produits de plus grande capacité, 512 Gbits (64 Go) et à 4 bits par cellule (Quadruple-Level-Cell, QLC).
Le procédé d’empilage à 96 couches augmente la capacité d’environ 40% par aux puces à 64 couches de taille équivalent. Il réduit le coût par bit et augmente la fabricabilité de la capacité de mémoire par tranche de silicium.
Depuis l’annonce de la première technologie de mémoire flash 3D prototype en 2007, Toshiba Memory a poursuivi le développement de la mémoire flash 3D et promeut sa technologie BiCS FLASH en réponse à la demande pour de plus grandes capacités avec des modules de taille réduite.
Cette mémoire flash NAND 3D sera fabriquée dans la Fab 5, la nouvelle Fab 2 et Fab 6, qui ouvriront à l’été 2018, à Yokkaichi Operations.
