Samsung démarre une production en technologie 3 nm
Samsung Electronics annonce le lancement d’une production qualifiée d’initiale en technologie 3 nm appliquant l’architecture de transistor Gate-All-Around (GAA). Le procédé optimisé 3 nm permet de réduire de 45% la consommation d’énergie, d’améliorer les performances de 23% et de réduire la surface de la puce de 16% par rapport à la technologie 5 nm.
Mise en œuvre pour la première fois, la technologie GAA de Samsung baptisée MBCFET (Multi-Bridge-Channel FET) repousse les limitations de performances de la technologie FinFET, améliorant l’efficacité énergétique en réduisant le niveau de tension d’alimentation, tout en améliorant les performances en augmentant la capacité de courant d’entraînement, précise le groupe coréen. Samsung lance la première application de sa technologie de transistor à nanofeuilles pour la production de puces pour des applications informatiques hautes performances et basse consommation et prévoit de l’étendre aux processeurs pour mobiles.
« Nous cherchons à maintenir notre leadership avec le MBCFET qui constitue le premier processus 3 nm au monde. Nous continuerons d’innover activement dans le développement de technologies compétitives et de construire des processus qui aideront à accélérer la maturité de la technologie », a déclaré le Dr Siyoung Choi, président et responsable de l’activité fonderie chez Samsung Electronics.
La technologie propriétaire de Samsung utilise des nanofeuilles avec des canaux plus larges, qui permettent des performances plus élevées et une plus grande efficacité énergétique par rapport aux technologies GAA utilisant des nanofils avec des canaux plus étroits. En utilisant la technologie GAA 3 nm, Samsung se déclare en mesure d’ajuster la largeur de canal de la nanofeuille afin d’optimiser la consommation d’énergie et les performances pour répondre aux divers besoins des clients.
Par rapport au 5nm, le procédé de production 3nm de première génération peut réduire la consommation d’énergie jusqu’à 45%, améliorer les performances de 23% et réduire la surface de 16%, tandis que le processus 3nm de deuxième génération pourra réduire la consommation d’énergie jusqu’à 50 %, améliorer les performances de 30% et réduire la surface de silicium de 35%, avance le Coréen.
À mesure que les nœuds technologiques deviennent plus petits et que les besoins en performances des puces augmentent, les concepteurs de circuits intégrés sont confrontés au défi de gérer d’énormes quantités de données pour vérifier des produits complexes avec plus de fonctions. Pour répondre à ces exigences, Samsung s’efforce de fournir un environnement de conception plus stable afin de réduire le temps nécessaire au processus de conception, de vérification et d’approbation, tout en améliorant la fiabilité du produit. Depuis le troisième trimestre 2021, Samsung Electronics fournit une infrastructure de conception optimisée avec les partenaires du Samsung Advanced Foundry Ecosystem (SAFE), que sont notamment Ansys, Cadence, Siemens et Synopsys.
