Sélectionner une page

Étiquette : Soitec

Soitec et PSMC collaborent sur une technologie d’empilement 3D à l’échelle nanométrique

L’accord porte sur la fourniture de substrats de 300 mm compatibles avec le procédé Transistor Layer Transfer (TLT) de Soitec permettant l’empilement de puces 3D au niveau du wafer. La technologie TLT est censée ouvrir la voie à une nouvelle génération de puces plus performantes, plus compactes et moins énergivores.

Chargement

INSCRIPTION NEWSLETTER

REJOIGNEZ-NOUS

Newsletters par date

août 2025
L M M J V S D
 123
45678910
11121314151617
18192021222324
25262728293031

ALLEZ A L'ESSENTIEL !

Recevez notre newsletter par email  

You have Successfully Subscribed!

Pin It on Pinterest