Encapsulation de puces : ST lance une ligne pilote PLP (Panel-Level-Packaging) à Tours
Le lancement de cette ligne pilote dédiée à ce procédé innovant d’encapsulation et de test de puces est soutenu par un investissement de 60 millions de dollars et des synergies avec l’écosystème local de R&D. Elle devrait être opérationnelle au troisième trimestre 2026.
Lorsqu’il avait présenté, site par site, son projet global de remodelage de son empreinte industrielle en avril dernier, STMicroelectronics avait indiqué que son site de Tours accueillerait une nouvelle activité d’encapsulation et de test de puces exploitant le procédé Panel-Level-Packaging (PLP). Aujourd’hui, le groupe franco-italien en dévoile un peu plus à ce sujet en précisant qu’une ligne pilote dédiée à la technologie PLP allait prochainement être mise en place sur son site tourangeau avec l’objectif qu’elle soit opérationnelle au troisième trimestre 2026. Le développement de cette ligne pilote PLP à Tours est soutenu par un investissement de plus de 60 millions de dollars. Dans ce cadre, ST s’attend par ailleurs à bâtir des synergies supplémentaires avec l’écosystème de R&D local, notamment le Centre d’études et de recherches technologiques, le CERTeM.
© STMicroelectronics
PLP est une technologie avancée et automatisée d’encapsulation et de test de puces qui augmente l’efficacité de la fabrication, tout en réduisant les coûts. Elle constitue l’un des éléments clés pour développer la prochaine génération de composants électroniques plus petits, plus puissants et plus économiques, notamment les chiplets, ces composants qui offrent une alternative aux circuits monolithiques dans les applications complexes en exploitant plusieurs puces plus petites interconnectées entre elles et encapsulées dans un seul et même boîtier. La technologie PLP utilise notamment des substrats d’encapsulation de plus grandes dimensions et sous forme de panneaux rectangulaires – en lieu et place des tranches circulaires de moins grande surface – sur lesquels les puces sont encapsulées. Cela permet de traiter simultanément un plus grand nombre de circuits intégrés afin d’accroître la productivité en cas de forts volumes. En s’appuyant sur l’expérience de sa première ligne PLP, déjà en production en Malaisie, et sur sa R&D à l’échelle mondiale, ST entend déployer cette technologie à de nombreux produits pour les applications automobiles, industrielles et grand public.
« Le développement de la technologie PLP sur notre site de Tours vise à soutenir cette approche innovante de la technologie d’encapsulation et de test des puces, en améliorant l’efficacité et la flexibilité afin qu’elle puisse être déployée sur un large portefeuille d’applications, incluant les produits RF, analogiques, de puissance et les microcontrôleurs. Une équipe pluridisciplinaire d’experts en automatisation industrielle, ingénierie des procédés, data science et analyse de données, ainsi qu’en R&D technologique et produit, collaborera sur ce programme, qui constitue une composante clé d’une initiative stratégique plus large centrée sur l’intégration hétérogène – une nouvelle approche évolutive et efficace de l’intégration de puces, explique Fabio Gualandris, président Qualité, Fabrication et Technologie de STMicroelectronics. Avec notre usine à Malte, ST a déjà démontré sa capacité à fournir des solutions d’encapsulation et de test de puces haute performance en Europe. Alors que nous remodelons notre empreinte industrielle globale, cette nouvelle initiative à Tours étendra nos capacités d’innovation en matière de procédés, de conception et de fabrication, soutenant le développement des puces de nouvelle génération en Europe. »
© STMicroelectronics
Depuis des décennies, l’industrie du semiconducteur s’appuie sur l’encapsulation au niveau des wafers (WLP, Wafer-Level-Packaging) et sur la technologie de puces retournées (flip-chip) pour connecter les puces silicium aux circuits externes. Mais comme l’explique ST, à mesure que les dispositifs deviennent plus petits et plus complexes, ces méthodes atteignent leurs limites en termes d’évolutivité et de rentabilité. Pour l’encapsulation avancée, différentes approches existent ou sont en développement, et la technologie PLP en fait partie.
STMicroelectronics précise avoir non seulement adopté la technologie PLP-DCI (Panel-Level-Packaging Direct Copper Interconnect), mais a également été à la pointe de son développement depuis 2020. Les équipes de R&D du groupe ont notamment travaillé à la réalisation de prototypes et au dimensionnement de la technologie, aboutissant à un procédé PLP-DCI actuellement en production à des volumes très élevés, avec plus de 5 millions d’unités par jour, sur une ligne hautement automatisée utilisant des panneaux de grande taille (700 x 700 mm).
La technologie PLP-DCI de ST se concentre sur les interconnexions directes en cuivre (Direct Copper Interconnect) qui remplacent les connexions traditionnelles par fil des puces avec leur support d’encapsulation. Le procédé DCI est censé offrir des performances supérieures aux méthodes traditionnelles qui utilisent des billes de soudure. Cette technologie de connexion directe sans fil favorise notamment la réduction des pertes énergétiques (réduction des valeurs de résistance et d’inductance), l’amélioration de la dissipation thermique et la miniaturisation des composants, conduisant à une meilleure densité de puissance globale. Le procédé PLP-DCI permet également l’intégration de plusieurs puces au sein de boîtiers avancés de type SiP (System in Package).
